(19)日本国特許庁(JP)

### (12) 公開特許公報(A)

(11)特許出顧公開番号

## 特開平11-153655

(43)公開日 平成11年(1999)6月8日

(51) Int.Cl.<sup>6</sup>

識別配号

G01R 31/28

FΙ

Q

G01R 31/3183

31/28

ன求項の数6 OL (全 8 頁) 審査請求 有

(21)出願番号

特顯平10-240867

(22)出顧日

平成10年(1998) 8月26日

(31)優先権主張番号 1997 41218

(32)優先日

1997年8月26日

(33)優先権主張国

韓国 (KR)

(71)出顧人 390019839

三星電子株式会社

大韓民國京畿道水原市八達区梅麓洞416

(72) 発明者 朴 相坤

大韓民国ソウル市松坡区梧琴洞160番地三

星エーピーティ 1-308


(74)代理人 弁理士 志賀 正武 (外1名)

圧縮されたディジタルテストデータを用いたICチップ検査装置及び該検査装置を用いたICチ (54) 【発明の名称】 ップ検査方法

#### (57)【要約】

【課題】 多数のテストベクトルからなるテストデータ を用いてICチップを検査するICチップ検査装置及び ICチップ検査方法を提供する。

【解決手段】 本検査装置は、ピンメモリ、シーケンサ メモリ、及び駆動部を有する。ピンメモリは多数のテス トブロックを貯蔵する。テストブロックはテストペクト ルの中で少なくとも一つのテストベクトルの組合せであ り、該テストブロックはテストデータ内で少なくとも一 度以上反復される。シーケンサメモリはテストデータを 復元するためのテストブロックの指定順序に対する情報 を貯蔵する。駆動部はシーケンサメモリに貯蔵された指 定順序にしたがってピンメモリに貯蔵されたテストプロ ックを順次出力させるためにピンメモリを駆動する。本 検査装置はテストデータの復元のための別途のCPUが 要らず、プログラミングが簡単である。



#### 【特許請求の範囲】

【簡求項1】 多数のテストベクトルからなるテストデータを用いて1 Cチップを検査する検査装置において、前記テストベクトルの中で少なくとも一つのテストベクトルの組合からそれぞれなり前記テストデータ内で少なくとも一度以上反復される多数のテストブロックを貯蔵するピンメモリと、

前記テストデータを復元するための前記テストプロック の指定順序に対する情報を貯蔵するシーケンサメモリ レ

前記シーケンサメモリに貯蔵された前記指定順序にしたがって前記ピンメモリに貯蔵されたテストブロックを次 第に出力させるように前記ピンメモリを駆動する駆動部 とを含むことを特徴とするICチップ検査装置。

【請求項2】 前記シーケンサメモリは、

それぞれの前記テストブロック内の始めのテストベクト ルのアドレスに該当する始めアドレスを前記指定順序に したがって貯蔵するアドレスメモリと、

前記始めアドレスにより指定される前記テストブロック 内のテストベクトルの個数に対する情報を前記指定順序 にしたがって貯蔵する長さメモリとを含むことを特徴と する請求項1記載のICチップ検査装置。

【請求項3】 前記駆動部は、

前記アドレスメモリから前記始めアドレスが入力され前 記ピンメモリに貯蔵されたテストベクトルのアドレスを 指定するアドレスカウンターと、

前記長さメモリから前記テストベクトルの個数に対する情報が入力され前記アドレスカウンターにより一つのテストプロック内の総てのテストベクトルが次第に指定されるように入力された値だけ前記アドレスカウンターの値を次第に変動させる長さカウンターと、

前記アドレスカウンターによる一つのテストブロック内の全てテストベクトルの指定が完了された後、前記アドレスメモリ及び前記長さメモリ内の次の情報がそれぞれ前記アドレスカウンター及び前記長さカウンター内に入力されるように前記アドレスメモリ及び前記長さメモリを駆動するプログラムポインタとを含むことを特徴とする請求項2記載のICチップ検査装置。

【請求項4】 前記ピンメモリは、前記テストベクトルのビットの数と同一の個数のラムを含むことを特徴とする請求項1記載のICチップ検査装置。

【請求項5】 前記ピンメモリから出力されたテストデータを前記ICチップに入力可能な信号に変換させるためのピンドライバーをさらに含むことを特徴とする請求項1記載のICチップ検査装置。

【請求項6】 前記多数のテストベクトルからなるテストデータを用いてICチップを検査するICチップ検査 方法において、

前記テストベクトルの中で少なくとも一つのテストベクトルの組合せからそれぞれなり前記テストデータ内で少

なくとも一度以上反復される多数のテストブロックを決める段階と、

前記テストデータを復元するための前記テストブロック の指定順序を設定する段階と、

前記指定顧序にしたがって前記テストブロックを次第に 出力することにより前記テストデータを復元する段階 と.

前記復元されたテストデータを前記!Cチップに入力する段階と、

入力された前記テストデータによって前記ICチップから出力される出力データを基準データと比較して前記ICチップの良否を判断する段階とを含むことを特徴とするICチップ検査方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はICチップ検査装置 及びICチップ検査方法に係り、特にディジタルテスト データ内のテストベクトルを多数のテストブロックにグ ルーピングし、該テストブロックを顧次出力することに よってテストデータを復元するICチップ検査装置及び 該検査装置を用いたICチップの検査方法に関する。

[0002]

【従来の技術】一般に、電子機器に用いられるPCB(Printed Circuit Board) はディジタル信号を処理するための多数のICチップを有している。該ICチップはPCB内で相互に電気的に連結されている。ICチップの連結状態及びICチップ自体の正常動作の可否は別途のICチップ検査装置により検査される。

【0003】このような「Cチップ検査装置は、「Cチップにテスト用デジタル信号を入力した後、入力されたディジタル信号により「Cチップから出力されるディジタル信号を所定の基準信号と比較する。該比較結果によって「Cチップ検査装置は「Cチップの良否を判断する

【0004】ICチップ検査装置は、PCB全体にテスト用ディジタル信号を入力したり、PCB内の特定のディジタル素子だけにディジタル信号を入力したりする。このように、テスト用ディジタル信号は検査の目的によってPCB全体或いはPCB内の特定素子の不良の有無を検査することをインサーキットテストといい、PCB全体或いはPCB内の大きいブロックを検査することを機能テストという。

【〇〇〇5】最近のPCBはLSI(large scale integration)またはVLSI(very largescale integration)のような高集積度のICチップを多数含んでおり、またこのようなICチップはディジタル信号の入出力のために多数のピンを有している。このように複雑なICチップを検査するためには、図1に示したように、ICチップの入力ピンに長く複雑なディジタル信号を印加しなけ

ればならず、このような個号をテストデータという。 【0006】図2は、テストデータの一例を示してい る。テストデータはテストパターンともいい、図2に示 したように行列の形態に表現される。各行はICチップ の一つの入力ピンに順次入力されるデータを示し、各列 はクロック毎に発生するデータを示す。したがって、行 の数はICチップの入力ピンの数に対応し、各列はテス トベクトルという。1Cチップのテストのために各テス トベクトルが入力ピンにクロック毎に顧次入力される。 【OOO7】大部分のICチップ検査装置は、テストデ ータをメモリに記憶させた後に、一定のクロックにした がってテストベクトルを順次発生させる。一般に複雑な VLSIは数百個の入出カピンを有しており、テストデ 一タは数千乃至数万個のテストペクトルからなってい る。したがって、複雑なICチップを検査するためには 多量のテストデータを貯蔵するための大容量のメモリが 要求され、これによりICチップ検査装置の営が増加 し、コストも増大する。

【0008】このような問題点を解決するために、テストデータを圧縮することによってメモリを減らす多様な方法が提案されている。圧縮されたテストデータはメモリに貯蔵され、ICチップの検査を行う時に圧縮されたテストデータが元来のテストデータに変換される。ICチップ検査装置はテストデータを圧縮させるための様々な圧縮方法を採用しており、この圧縮方法によるテストデータの圧縮の効率がICチップ検査装置の性能及びコストを決定する。

【0009】このようなテストデータ圧縮方法の典型的な例が、HewlettーPackardの米国特許第4,652,814号明細書に開示されている。図3は、HewlettーPackardの米国特許第4.652,814号明細書に開示されたICチップ検査装置を示したブロック図である。開示されたHewlettーPackardの特許においては度々発生される部分を短いコードに置換した後、該置換されたコードで全てテストデータを表現する方式を採用している。

【0010】図3において、ピンドライバー回路は実際にテストベクトルが出力される所であり、ローカルテストデータラムはテストデータが貯蔵される所である。ピンドライバー回路の数は1Cチップの入力ピンの数と同一であり、またピンドライバー回路はそれぞれICチップの入力ピンに連結されている。ローカルテストデータラムの数も1Cチップの入力ピンの数と同一である。したがって、それぞれのローカルテストデータラムに貯蔵されているデータはテストデータの行に対応し、ローカルテストデータラムの数はテストデータの行の数と同一である。

【0011】ローカルテストデータラムには総てのテストベクトルがその出力順序にしたがって貯蔵されず、多くのテストベクトルの中で同一のテストベクトルは一度

だけ貯蔵されている。だから、ローカルテストデータラムに貯蔵されているテストベクトルは総てが相互に異なっている。仮に一つのテストベクトルがテストデータ内で度々用いられると、ローカルテストデータラムに貯蔵されている該テストベクトルは反復的に用いられる。したがって、同一のテストベクトルが重複されて貯蔵されないので全てのテストデータの大きさを小さくすることができる。

【0012】このように、ローカルテストデータラムには反復されない一つのテストベクトルだけが記憶されるので、該テストベクトルを組み合せて元来のテストデータを復元するためには追加の装置が必要である。該追加装置をシーケンサという。

【0013】シーケンサはCPU、プログラムラム、カウンター/レジスター、プライオリティエンコード、エンコードラム、及びMUXから構成される。エンコードラムにはローカルテストデータラムに貯蔵されている。 該アドレスを用いてローカルテストデータラム内の特定のテストベクトルを反復的に出力することができる。

【0014】カウンター/レジスターはプライオリティエンコードを通じてエンコードラムを制御する。カウンター/レジスターはエンコードラムの特定位置を記憶することができ、エンコードラムに記憶されているアドレスを通じてテストベクトルの特定なブロックを反復して用いることができる。したがって、いくつかのテストベクトルからなる一つのブロックを反復的に指定しようとする場合にはカウンター/レジスターが用いられる。

【0015】CPUはシーケンサ内の全ての装置を制御する。CPUの命令語はプログラムラムに貯蔵されている。

【0016】使用者は反復されないテストベクトルをローカルテストデータラムに貯蔵し、該テストベクトルの各アドレスをエンコードラムに貯蔵し、シーケンサの全ての制御の順序をプログラムラムに貯蔵する。したがって、ICチップを検査する時には、プログラムラムに貯蔵された順序にしたがってCPUがエンコードラムを制御してローカルテストデータラム内に貯蔵されているテストベクトルの中で必要なテストベクトルを順次出力する。これにより元来のテストデータが復元され、復元されたテストデータはピンドライバー回路によりICチップ人力に適したディジタル信号に変換されてからICチップに入力される。

【0017】このようなHewlettーPackardの特許に開示されたICチップ検査装置は、テストデータを圧縮できる効率的な方法を提供するが、次の短所がある。

【OO18】① シーケンサがCPUを含んでいるので シーケンサの構成が複雑である。CPUには、別途のクロックとロム及びラムとが必ず必要である。したがっ て、ICチップ検査装置のコストが増大され、構造が複雑である。

【0019】② 全てのテストデータを圧縮するために テストデータをローカルテストデータラム、エンコード ラム、及びプログラムラムで要求する三つの形態のデー タに変換させなければならないので、テストデータを変 換させるためのプログラムが複雑で、該プログラミング がとても難しい。

#### [0020]

【発明が解決しようとする課題】したがって、本発明の目的は、従来のこのような問題点を考慮して、別途のCPUがなく簡単な構造で、テストデータを圧縮するためのプログラミングが容易なICチップ検査装置を提供することである。また、本発明の他の目的は、前記のようなICチップ検査装置を用いたICチップ検査方法を提供することである。

#### [0021]

【課題を解決するための手段】前記の目的は、本発明によって、多数のテストベクトルからなるテストデータを用いてICチップを検査する検査装置において、前記テストベクトルの中で少なくとも一つのテストベクトルの相合からそれぞれなり前記テストデータ内で少なするを以上反復される多数のテストブロックを貯蔵するとピンメモリと、前記テストデータを復元するための前記テストブロックの指定順序に対する情報を貯蔵されたテストブロックの指定順序に対する情報を貯蔵されたテストサメモリと、前記シーケンサメモリに貯蔵されたテストプロックを順次出力させるように前記ピンメモリを取りまる駆動部とを含むことを特徴とするICチップ検査装置によって達成される。

【0022】望ましくは、前記シーケンサメモリは、それぞれの前記テストブロック内の始めのテストベクトルのアドレスに当該する始めアドレスを前記指定順序にしたがって貯蔵するアドレスメモリと、前記始めアドレスにより指定される前記テストブロック内のテストベクトルの個数に対する情報を前記指定順序にしたがって貯蔵する長さメモリとを含む。

【0023】また、前記駆動部は、前記アドレスメモリから前記始めアドレスが入力され前記ピンメモリに貯蔵されたテストベクトルのアドレスを指定するアドレスカウンターと、前記長さメモリから前記テストベクトルの個数に対する情報が入力され前記アドレスカウンターにより一つのテストブロック内の総てのテストベクトルが順次指定されるように入力された値だけ前記アドレスカウンターの値を顧次変動させる長さカウンターと、前記アドレスカウンターによる一つのテストブロック内の全てのテストベクトルの指定が完了された後、前記アドレスメモリ及び前記長さメモリ内の次の情報がそれぞれ前

記アドレスカウンター及び前記長さカウンター内に入力 されるように前記アドレスメモリ及び前記長さメモリを 駆動するプログラムとを含む。

【0024】前記他の目的を選成するための本発明による1 Cチップ検査方法は、テストペクトルの中で少なくとも一つのテストペクトルの組合せからそれぞれなり前記テストデータ内で少なくとも一度以上反復される多数のテストブロックを決める段階と、前記テストデータを復元するための前記テストブロックの指定順序を設定する段階と、前記指定順序にしたがって前記テストブータを復元する段階と、前記復元されたテストデータを復元する段階と、前記復元されたテストデータを復元する段階と、介記を上である日でアップに入力する段階と、入力された前記テストデータによって前記1 Cチップから出力される出力データを基準できると、

【0025】本発明によると、テストデータが多数のテストブロックにグルーピングされ該テストブロックが反復的に用いられるので、テストデータ全てを貯蔵することが不必要となり、メモリが節約される。また、各テストブロックは始めアドレスと長さアドレスだけで表現され、全てのテストデータが始めアドレスと長さとの貯蔵順序にしたがって容易に復元される。

【0026】したがって、テストデータの復元のための 別途のCPUが不要であり、プログラミングが簡単であ る。また、ICチップ検査装置のコストを低減すること ができる。

#### [0027]

【発明の実施の形態】以下、添付した図面を参照して本発明を詳しく説明する。先ず、後述される本発明によるICチップ検査装置内のピンラムに貯蔵されるテストブロックを決めるためのテストデータのグルーピング方式を説明する。

【0028】テストデータは前述の如く、行列で表現される。各行はICチップの入力ピンに顧次入力されるデータを示し、各列はクロック毎に発生するデータを示す。したがって、行の数はICチップの入力ピンの数に対応し、各列はテストベクトルという。

【0029】テストデータは、多数のテストブロックに 分類される。各テストブロックは、一つ或いはそれ以上 のテストベクトルからなる。テストデータにはいくつか のテストベクトルからなる組合せが少なくとも一度以上 反復されて現れ、該反復されて現れるテストベクトルの 組合せが一つのテストブロックに決定される。

【0030】テストブロックの例を表1に示す。

[0031]

【表 1】

	アドレス	テストベクトル	始めアドレス	Дð	<b>8</b> 25
第1テスト ブロック	140 141		140 -	B	{ 140, 8 }
第2テスト ブロック	200 201 202 211	: 0 0 1 0 1 0 1 0 0 1 1 0 1 0 1 0 1 0 0 0 1 1 0 0 1 0 1	200	12	( 200, 12 )
第3 テスト ブロック	450 450	0 1 1 0 1 1 0 1 0 ;	450	5	( 140, 5 )

**ナストベクト**A

【0032】例えば、表1に示したように、140番地から147番地までのアドレスが順次付けられた8個のテストベクトルの組合せがテストデータ内で少なくとも一度以上現れる場合、該テストベクトルが一つのテ式で、200番地から211番地までのアドンなの方式で、200番地から211番地までのアドンが順次付けられた12個のテストベクトルの組合、該テストボクトルが他のテストブロック、例えば第2テストベクトルだけからなる5個のテストベクトルの組合、するようで、450番地が付けられたテストベクトルだけからなる5個のテストベクトルの組合、該テストベクトルがさらに他のテストブロック、例えば第3テストブロックに決定される。

【0033】このように決定されたテストベクトルは、 次に例示されたように始めアドレスとテストプロックの 長さとで簡単に表現することができる。

 $(140, 8) \Rightarrow 140, 141, 142, 14$ 3, 144, 145, 146, 147

 $(450, 5_{\underline{\phantom{0}}}) \Rightarrow 450, 450, 450, 45$ 0, 450

(ここで、5<u></u>は、数字5にアンダーラインを引いたものを示すものとする。)

【0034】括弧内の左側のパラメーターは一つのテストブロックの始めアドレスを示し、右側のパラメーターは該テストブロックの長さを示す。ここで、第3テストブロックの長さを示す数字にはアンダーラインが引かれている。該アンダーラインは同一のアドレスが反復されることを意味する。このように、始めアドレスと長さを

指定することによって一つのテストブロックが表現される。このとき、一度用いられたテストブロックの一部、即ち、一つのテストブロック内の一つまたはいくつかのテストベクトルが他のテストブロックでも用いることができる。例えば、次のようなさらに他のテストブロックの追加的な指定が可能である。

 $(201, 3) \Rightarrow 201, 202, 203$ 

【0035】ここで、201番地から203番地までは前記の第2テストブロックを構成するテストベクトルの一部である。このようなテストブロックは、例えば第4テストブロックに決定することができる。このように一つのテストブロックで用いられたテストベクトルも、その中の少なくとも一つからなる組合せがテストデータ内の他の部分でもう一度以上用いられると、さらに他のテストブロックに決定され得る。

【0036】また、テストデータ内で度々用いられる一つのテストベクトルに対してはおおよそ一つのアドレスを付けるが、一つのテストベクトルがいくつかのテストブロック内で用いられる場合には同一のテストベクトルにいくつかのアドレスを付けることができる。

【0037】即ち、表1を参照すると、第1テストプロック内の141番地と第2テストプロック内の202番地は同一のテストベクトルを指定している。結果的に、一つのテストベクトルに二つのアドレスが付けられる。このような方式によると、一つのテストベクトルがメモリ内に度々貯蔵され得るのでテストベクトルを貯蔵するために要求されるメモリの容量が多少増加するが、テストプロックをさらに容易に決定することができるという長所がある。

【0038】例えば、仮に第1テストブロックと第2テストブロックがテストデータ内で度々反復されると、一

つのテストペクトルに表1の如く二つのアドレス、即ち141番地と202番地を付けることによって、多数のテストペクトルからなるテストブロックを容易に設定することができる。したがって、全体的な圧縮効率はさらに向上させられ、プログラミングがさらに容易になるとに向上させられ、プログラミングがさらに容易になるトブロックにグルーピングすることにおいて、一つのテストズクトルの組合せがテストデータ内でなるべく度望ましい。また、このために、各テストベクトルにアドレスを付ける順序にしたがう必要はなく、多数のテストプロックを設定することができ、また各テストプロックを設定することができ、また各テストプロックで望ましい。

【0040】また、一つのテストブロックの一部が他のテストブロックを設定することに容易に用いられるように各テストベクトルのアドレスの順序を決定することが望ましい。例えば、テストブロック(X)の後方に位置したテストベクトルとの一つのテストブロック(Y)の前方に位置したテストベクトルからなる新しいさらに他のテストブロック(Z)がテストデータ内で度々反復される場合、該テストブロック(Z)の設定を容易にするためにはテストブロック(Y)がテストブロック

(X)の真後ろに位置されるのが望ましい。このような方式によると、テストブロック(Z)をメモリに別に貯蔵しなくても、始めアドレスと長さだけでもテストブロック(Z)を容易に設定することができる。

【0041】これにより後述されるピンラムには全てのテストデータが貯蔵される必要がなく、反復されるテストブロックが一度だけ貯蔵されるとか、別に貯蔵される必要がない。従って、少ない容量のピンラムだけでも全てのテストデータを構成する総ての情報を貯蔵することができる。このようなテストブロックは本発明によるICチップ検査装置により元来のテストデータに復元されるように出力され、復元されたテストデータがICチップに入力されることによってICチップの検査が行われる。

【0042】図4は本発明によるICチップ検査装置のブロック図である。本発明によるICチップ検査装置は多数のピンラム、多数のピンドライバー、及びシーケンサから構成されている。

【0043】ピンドライバーは検査されるICチップの 入力ピンに連結される。ピンドライバーの個数はICチップの入力ピンの個数と同一であり、テストベクトルは ピンドライバーを通じて順次出力される。

【0044】ピンラムには前述の如き方式によりアドレスを付けた多数のテストベクトルが貯蔵されている。ピンラムの数もICチップの入力ピンの数と同一である。従って、一つのピンラムに貯蔵されているデータはテス

トデータの行に対応し、ピンラムの数はテストデータの 行の数と同一である。

【0045】シーケンサはシーケンサラム、アドレスカウンター、長さカウンター、及びプログラムポインタを含む。また、シーケンサは前記の如きシーケンサ内の各デバイスを駆動するためのクロック(図示せず)を有している。

【0046】シーケンサラムはアドレスラムと長さラムからなる。シーケンサラムはテストブロックに対する情報を貯蔵する。即ち、シーケンサラム内のアドレスラムは各テストブロックの始めアドレスが貯蔵されており、長さラムには各テストブロックの長さに対する情報が貯蔵されている。アドレスラムは始めアドレスをテストデータに復元するための顧序で貯蔵する。

【0047】アドレスカウンターには、アドレスラムから一つのテストブロックの始めアドレスが入力される。また、アドレスカウンターはピンラムに貯蔵されたテストベクトルのアドレスを指定し、このように指定されたアドレスに該当するテストベクトルが、ピンラムからピンドライバーに出力される。

【0048】また、長さカウンターには長さラムから一つのテストブロックの長さに対する情報が入力される。 長さカウンターは、テストブロックの長さに対する情報が入力された後からクロック毎に該内部に貯蔵された値を減少させる。これと同時に、アドレスカウンターは長さカウンターの値が"0"のない間にはクロック毎にその内部に貯蔵された値を増加させる。従って、アドレスカウンターに貯蔵された値は、長さラムに入力された数だけ順次増加され、これによりアドレスカウンターにより一つのテストブロック内の総てのテストベクトルが順次指定される。

【0049】プログラムポインタは、アドレスラムと長さラムの現在位置を示す。プログラムポインタは、アドレスカウンターによる一つのテストブロック内の総てのテストベクトルの指定が完了された後、アドレスラム及び長さラム内の次の情報がアドレスカウンター及び長さカウンター内にそれぞれ入力されるようにアドレスラム及び長さラムを駆動する。即ち、長さカウンターの値が"0"になると、プログラムポインタの値が増加し、これによって新しいテストブロックの始めアドレス及び長さに対する情報がアドレスラムと長さカウンターにそれぞれ入力される。

【0050】例えば、アドレスラムと長さラムの値が表2と同一の場合には、アドレスカウンター、長さカウンター、及びプログラムポインタの値はそれぞれ表3に示したように変化される。

[0051]

【表2】

プログラム ポインター	アドレスラム	長さラム
1	200	4
2	320	3
		,

#### 【表3】

プログラム ポインター	アドレスラム	掻さラム
1	200	4
2	201	3
3	202	2
4	203	1
5	320	3
6	321	2
7	322	ŀ
	••••	

【0052】アドレスカウンターの値はクロック毎に順次ピンラムに入力され、ピンラムはその内部に貯蔵されているテストベクトルの中で順次入力されるアドレスに該当するテストベクトルを順次出力する。ピンラムから出力されたテストベクトルは、ピンドライバーによりICチップに入力することに適した信号に変換され、該変換された信号はICチップの入力ピンに入力される。入力された信号によりICチップから出力された信号は所定の基準信号と比較され、比較結果によってICチップの良否が判断される。

【0053】本発明によると、テストデータが多数のテストブロックにグルーピングされ該テストブロックが反復的に用いられるので、全てのテストデータを貯蔵する必要がなくてメモリが節約される。また、各テストブロックは該始めアドレスと長さアドレスだけに表現され、全てのテストデータが該始めアドレスと長さの貯蔵順序にしたがって容易に復元される。

#### [0054]

【発明の効果】前述したように、本発明によると、テス

トデータの復元のための別途にCPUが要らず、プログラミングが簡単になる。また、ICチップのテストのための装置のコストが低減される。

【0055】以上においては、本発明の特定の望ましい 実施形態に対して示し説明したが、本発明は前記の実施 形態に限定されず、特許請求の範囲で請求する本発明の 要旨を逸脱することなく、当該発明の属する記述分野に おける通常の知識を有するものであれば多様な変形実施 が可能であろう。


#### 【図面の簡単な説明】

【図1】 一般のICチップにテストデータが入力される状態を示したICチップの概略図である。


【図2】 ICチップ検査用テストデータの例示図である。

【図3】 従来のICチップ検査装置のブロック図である。


【図4】 本発明による I Cチップ検査装置のブロック 図である。



【図3】



【図4】



#### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-153655

(43)Date of publication of application: 08.06.1999

(51)Int.Cl.

G01R 31/3183

GO1R 31/28

(21)Application number: 10-240867

(71)Applicant: SAMSUNG ELECTRON CO LTD

(22)Date of filing:

26.08.1998

(72)Inventor: PARK SANG-GON

(30)Priority

Priority number : 97 9741218


Priority date: 26.08.1997

Priority country: KR

#### (54) IC CHIP INSPECTION DEVICE USING COMPRESSED DIGITAL TEST DATA AND IC CHIP INSPECTION METHOD USING THE DEVICE

#### (57)Abstract:

PROBLEM TO BE SOLVED: To provide an IC chip inspection device which inspects IC chips by using test data composed of many test vectors and an IC chip inspection method using the device. SOLUTION: An IC chip inspection device is provided with a pin memory, a sequencer memory, and a driving section. The pin memory stores many test blocks and each test block is the combination of at least one test vector among text vectors and repeated at least one time in test data. The sequencer memory stores the information on the designating order of the test blocks for restoring the test data. The driving section drives the pin memory to make the pin memory successively output the test blocks stored in the memory in the designated order stored in the sequencer memory. This inspection device can be programmed easily, because the device requires no separate CPU for restoring the test data.



#### **LEGAL STATUS**

[Date of request for examination]

26.08.1998

[Date of sending the examiner's decision of rejection]

28.09.1999

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:				
☐ BLACK BORDERS				
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES				
☐ FADED TEXT OR DRAWING				
BLURRED OR ILLEGIBLE TEXT OR DRAWING				
☐ SKEWED/SLANTED IMAGES				
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS				
☐ GRAY SCALE DOCUMENTS				
☐ LINES OR MARKS ON ORIGINAL DOCUMENT				
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY				
•				

## IMAGES ARE BEST AVAILABLE COPY.

**☐** OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.